结构与功能

锁相环机制可以被实现为模拟或数字电路。两种实现都使用相同的基本结构。模拟PLL电路包括四个基本元素：

• 相位检测器
• 低通滤波器
• 压控振荡器，以及
• 反馈路径（可能包括分频器）。

PLL有几种变体。使用的一些术语是模拟锁相环（APLL），也称为线性锁相环（LPLL）、数字锁相环（DPLL），所有数字锁相环（ADPLL）和软件相位锁环（SPLL）。

模拟或线性PLL（APLL）

鉴相器是一个模拟乘法器。环路滤波器是有源或无源的。使用压控振荡器（VCO）。如果APLL 的环路滤波器具有在原点正好有一个极点的传递函数，则称它为II型（另请参见关于II型APLL的引入范围的Egan猜想）。

数字PLL（DPLL）

具有数字相位检测器（例如XOR、边沿触发JK，相位频率检测器）的模拟PLL。循环中可能有数字分频器。

全数字PLL（ADPLL）

鉴相器、滤波器和振荡器是数字的。使用数控振荡器（NCO）。

软件PLL（SPLL）

功能块由软件而不是专用硬件实现。

神经元PLL（NPLL）

鉴相器，滤波器和振荡器是神经元或小型神经元池。使用速率控制振荡器（RCO）。用于跟踪和解码低频调制（<  1 kHz），例如在类似哺乳动物的主动感应过程中发生的调制。

电荷泵PLL（CP-PLL）

CP-PLL是具有相位频率检测器和方波信号的锁相环的一种改进。另请参阅关于CP-PLL的Gardner猜想。

• 类型和顺序。
• 频率范围：保持范围（跟踪范围）、引入范围（捕获范围、采集范围）、锁定范围。
• 回路带宽：定义控制回路的速度。
• 瞬态响应：达到一定精度（例如50 ppm）的过冲和稳定时间。
• 稳态误差：类似于剩余相位或时序误差。
• 输出频谱纯度：就像某个VCO调谐电压纹波产生的边带一样。
• 相位噪声：由特定频带中的噪声能量定义（例如，从载波偏移10 kHz）。高度依赖于VCO的相位噪声，PLL带宽等
• 常规参数：例如功耗、电源电压范围、输出幅度等。